'bước_mộtTrước'
Nextdây
Xây dựng một mạch không có đầu vào và một đầu ra mà xuất ra một giá trị không đổi là 0
Bây giờ bạn đã làm việc qua vấn đề trước đó, hãy xem liệu bạn có thể giải quyết một vấn đề đơn giản mà không có gợi ý.
HDLBits sử dụng cú pháp khai báo cổng theo kiểu ANSI Verilog-2001 vì nó dễ đọc hơn và giảm thiểu lỗi đánh máy. Bạn có thể sử dụng cú pháp Verilog-1995 cũ hơn nếu bạn muốn. Ví dụ, hai khai báo module dưới đây là chấp nhận được và tương đương:
module top_module ( zero ); output zero; // Verilog-1995 endmodule
module top_module ( output zero ); // Verilog-2001 endmodule
Chiều dài giải pháp mong đợi: Khoảng 1 dòng.
module top t_module( output zero );
// Thân module bắt đầu sau dấu chấm phẩy
Sự thật thú vị: Đối với tổng hợp Quartus, việc không gán giá trị cho một tín hiệu thường dẫn đến 0. Vấn đề này thực sự dễ hơn vấn đề trước.